Ethernet del MPU de los microprocesadores de MPC852TVR50A Ethernet I2C SPI UART USB de 50 megaciclos

Descripción de producto

Ethernet de alta calidad del MPU de los microprocesadores de MPC852TVR50A Ethernet I2C SPI UART USB de 50 megaciclos

Características

La lista siguiente resume las características dominantes de MPC852T:

• Base integrada de MPC8xx hasta 100 megaciclos

• La operación máxima de la frecuencia del autobús externo es 66 megaciclos

— Las frecuencias de la base 100MHz/80MHz apoyan modo del 2:1 solamente

— Las frecuencias de la base 50MHz/66MHz apoyan modos del 1:1 y del 2:1

• Solo-problema, base de 32 bits (compatible con la definición de la arquitectura de PowerPC) con 32, registros de fines generales de 32 bits (GPRs)

— La base realiza la predicción de rama con prefetch condicional, sin la ejecución condicional

— escondrijo de los datos 4-Kbyte y escondrijo de la instrucción 4-Kbyte

– el escondrijo de la instrucción 4-Kbyte es bidireccional, sistema-asociativo con 128 sistemas

– el escondrijo de los datos 4-Kbyte es bidireccional, sistema-asociativo con 128 sistemas

– La coherencia del escondrijo para los escondrijos de la instrucción y de los datos se mantiene en 128 bloques del escondrijo del pedazo (4-word)

– Los escondrijos se dirigen, ejecutan un menos algoritmo (DE LRU) usado recientemente del reemplazo, y son físicamente bloqueables sobre una base del bloque del escondrijo

— MMUs con 32 la entrada TLB, instrucción y datos completamente asociativos TLBs

— Tamaños de página múltiples de la ayuda de MMUs de 4, 16, y 512 kilobytes, y de 8 MBYTEs; 16 espacios de dirección virtual y 16 grupos de la protección

• Hasta ómnibus de datos de 32 bits (apresto dinámico del autobús para 8, 16, y 32 pedazos)

• 32 líneas de la dirección

• Regulador de la memoria (ocho bancos)

— Contiene el regulador completo de RAM dinámico (COPITA)

— Cada banco puede ser un microprocesador selecto o RAS para apoyar un banco de la COPITA

— Hasta 30 estados de espera programables por el banco de memoria

— Interfaz de Glueless a la COPITA, a SIMMS, a SRAM, a los EPROMs, a los EPROMs de destello, y a otros dispositivos de memoria

— Regulador de la COPITA programable apoyar la mayoría de los interfaces de la memoria del tamaño y de la velocidad

— Cuatro líneas de CAS, cuatro NOSOTROS líneas, una línea de OE

— Disponible microprocesador-selecto de la bota en el reset (opciones para 8, 16-, o de 32 bits memorias)

— Tamaños de bloque variables (32 Kbyte-256 MBYTE)

— A elección escriba la protección

— lógica del arbitraje del autobús del En-microprocesador

• Regulador rápido de Ethernet (FEC)

• Contadores de tiempo de fines generales

— Dos contadores de tiempo de 16 bits o un contador de tiempo de 32 bits

— El modo de la puerta puede permitir/inhabilitar la cuenta

— La interrupción se puede enmascarar en captura del partido y del acontecimiento de la referencia

• Unidad de la integración de sistema (SIU)

— Monitor del autobús

— Perro guardián del software